

Modulação Digital em VHDL

Comunicação de Dados - Sistemas Reconfiguráveis

Projeto N2 BIM2

Tutorial da Placa

Modulação NRZ-L

081230009 Lucas

081230020 Vitor

081230030 Matheus

081230033 Gustavo

SEM2 2026

Introdução

Este guia instrui o usuário no processo de síntese, implementação, geração de bitstream e programação da placa FPGA Digilent Basys 3 (Artix-7 XC7A35T-1CPG236C), além de detalhar o mapeamento de hardware e o roteiro de testes em laboratório.

Pré-Requisitos

Antes de iniciar, certifique-se de possuir todos os itens abaixo instalados e configurados:

- **Placa FPGA:** Digilent Basys 3;





Figura 1: Placa FPGA do modelo Basys 3.

- **Cabo de conexão:** Cabo Micro-USB para USB padrão (com capacidade de transmissão de dados);



Figura 2: cabo com extremidades Micro-USB e USB padrão.

- **Ambiente de desenvolvimento:** AMD Xilinx Vivado (Versão recomendada: 2025.2 ou superior);



- **Drivers de comunicação:** Driver Digilent Adept instalado (geralmente incluído na instalação padrão do Vivado).

Abertura do projeto


Abra o seu projeto (no caso, NRZL.xpr, para a modulação NRZ-L) no Vivado e siga as etapas sequenciais do painel Flow Navigator (localizado na barra lateral esquerda).

A síntese converte o seu código VHDL em uma rede de portas lógicas (netlist) estrutural.

1. No painel *Flow Navigator*, clique em Run Synthesis.





2. Na janela que se abre, selecione o número de threads do seu processador para acelerar o processo e clique em OK.



3. Aguarde a finalização. Uma barra de progresso será exibida na tela.

A implementação realiza o mapeamento físico, o posicionamento e o roteamento (*Place & Route*) da netlist gerada diretamente nos recursos internos do chip Artix-7.


1. Ao finalizar a síntese, selecione a opção Run Implementation na caixa de diálogo flutuante ou clique em Run Implementation diretamente no menu *Flow Navigator*;




2. Aguarde a conclusão da tarefa. O Vivado emitirá um aviso assim que o roteamento físico finalizar sem violações de tempo.

Esta etapa compacta toda a configuração física de roteamento e mapeamento em um arquivo binário final com extensão .bit.

1. No menu *Flow Navigator*, clique em Generate Bitstream.




2. Se o sistema solicitar a confirmação para salvar ou executar novamente os processos pendentes, confirme e prossiga.
3. Aguarde o surgimento da caixa de diálogo notificando: *Bitstream Generation Successfully Completed*. Selecione a opção Open Hardware Manager e clique em OK.




Estrutura dos arquivos


A estrutura dos arquivos e pastas do projeto é descrito na imagem abaixo:




- nrz_l: pasta de conteúdo da modulação NRZ-L;




- constraints: conterá `c_nrzi.xdc`, que definirá um arquivo de restrições (mapeamento de pinos do Basys 3);




- extras: haverá os desenvolvimentos extras a respeito de testes do cabo VGA na manipulação de padrões de cores de telas e uso do osciloscópio fornecido em aula;




- sim: com o arquivo do banco de ensaio (*testbench* para simulação);



- src: contém o arquivo do código-fonte principal do NRZ-I (o modulador em questão);



- vivado_project: por fim, os arquivos do projeto do AMD Vivado.



- relatorio_final: conterá o arquivo em texto do relatório final do projeto; e,

- README.md, enunciado.pdf e guia_documentacao: teremos a visão geral do projeto no arquivo *markdown* e as documentação passadas que direciona os desenvolvimentos do trabalho.

Configuração da simulação

O mapeamento dos pinos de entrada e saída foi padronizado através dos arquivos de restrições de hardware *c_nrzl.xdc*. A tabela abaixo descreve detalhadamente as conexões físicas da placa Basys 3:

Nome do Sinal (VHDL)	Tipo	Localização Física na Basys 3	Comportamento Lógico
clk	Entrada	Pino W5 (Oscilador interno)	Clock de sistema síncrono operando na frequência de 100 MHz.
rst	Entrada	Botão de pressão central (BTNC - Pino U18)	Reinicia o circuito de transmissão assincronamente quando mantido em nível lógico alto ('1').
i_data[15:0]	Entrada	Conjunto de chaves deslizantes SW15 a SW0	Define o vetor estático de 16 bits de dados que alimentará o modulador.
o_leds[15:0]	Saída	Conjunto de diodos emissores LD15 a LD0	Exibe em tempo real o andamento e o estado dos bits serializados da modulação.
o_done	Saída	Pino J1 (<i>JA pino 1</i> no projeto NRZ-L) /	Transita para nível alto ('1') assim que todos os 16 bits forem

		Pino L2 (<i>JA pino 2</i> no projeto NRZ-I)	completamente transmitidos.
o_nrzl / o_nrzi	Saída	Pino A14 (<i>JA pino 2</i> no projeto NRZ-L) / Pino J1 (<i>JA pino 1</i> no projeto NRZ-I)	Saída serial e física do sinal modulado direto para observação em osciloscópio via conector PMOD.

A tabela abaixo sintetiza como as portas declaradas no arquivo de Constraints (.xdc) se traduzem nos periféricos físicos da Basys 3:

Sinal em VHDL	Direção	Periférico na Basys 3	Descrição e Comportamento
clk	Entrada	Clock de 100 MHz (Pino W5)	Base de tempo interna do sistema.
rst	Entrada	Botão Central (BTNC - Pino U18)	Reinicia a transmissão de dados ao ser pressionado ('1').
i_data[15:0]	Entrada	Switches SW15 a SW0	Configuração do vetor de 16 bits que será modulado.
o_leds[15:0]	Saída	LEDs LD15 a LD0	Indicam o progresso e o estado dos bits.

o_done	Saída	PMOD JA (Pino 1 em NRZ-L / Pino 2 em NRZ-I)	Pulso alto indica que a transmissão dos 16 bits terminou.
o_nrzl / o_nrzi	Saída	PMOD JA (Pino 2 em NRZ-L / Pino 1 em NRZ-I)	Saída serializada e modulada (conectar ao Osciloscópio / AD)

Execução da simulação

- **Conceito:** Bit 1 = Nível Alto; Bit 0 = Nível Baixo.
- **Sequência de Teste recomendada:** 1010101011110000 (equivalente a 0xAAFF).
- **Configuração dos Switches (SW15 até SW0):**
 - SW15 ao SW8: Intercale os switches entre Ligado (cima) e Desligado (baixo) → Up, Down, Up, Down, Up, Down, Up, Down.
 - SW7 ao SW4: Todos em nível lógico alto → Up, Up, Up, Up.
 - SW3 ao SW0: Todos em nível lógico baixo → Down, Down, Down, Down.

O que esperar no comportamento físico:

1. Pressione e solte o Botão Central (BTNC) para resetar o circuito e iniciar a transmissão.
2. Os LEDs (LD15 a LD0) piscarão sequencialmente do bit mais significativo (MSB) ao menos significativo (LSB), rastreando a transmissão bit a bit.
3. Ao analisar a saída do pino do PMOD JA (Pino 2) através de um osciloscópio e analisador digital, você verá a exata replicação dos níveis lógicos configurados nos switches durante o período estável de cada bit.
4. **Conceito:** o bit 1 inverte o nível do pulso atual e o bit 0 retorna o nível anterior do pulso atual.
5. **Sequência de teste recomendada:** 0110100101011100 (Equivalente a 0x695C).
6. **Configuração dos switches (SW15 até SW0):**
 - a. Posicione as chaves na exata ordem: Down, Up, Up, Down, Up, Down, Down, Up, Down, Up, Down, Up, Up, Down, Down.

O que esperar no comportamento físico:

1. Pressione e solte o Botão Central (BTNC).

2. Monitore o pino PMOD JA (Pino 1) com um Analisador Lógico (ex: Analog Discovery 3).
3. Configurando o Trigger na borda de subida do sinal, observe as transições:
 - O sinal inicia em 0. No primeiro bit 1 (SW14), o sinal salta para nível alto.
 - No próximo bit 1 (SW13), o sinal inverte e cai para nível baixo.
 - No bit 0 (SW12), o sinal mantém-se estável em nível baixo.

Visualização de Onda

Após a programação da FPGA e a configuração dos switches, é possível observar a forma de onda gerada pelo modulador utilizando um osciloscópio digital ou um analisador lógico conectado ao conector PMOD JA da placa Basys 3.

Conexão dos Equipamentos

1. Conecte o canal de medição do osciloscópio ao pino correspondente ao sinal modulado: PMOD JA – Pino 2 (sinal o_nrzl);
2. Conecte o terminal de referência (GND) do instrumento a um pino de terra (GND) da placa FPGA.
3. Configure a escala vertical para aproximadamente 3,3 V/div ou valor equivalente.
4. Ajuste a base de tempo de acordo com a duração configurada para cada bit no projeto.

Captura do Sinal NRZ-L

Para a modulação NRZ-L, cada bit é representado diretamente pelo nível lógico transmitido.

Utilize a sequência de teste:

1010101011110000 (0xAAFF)

Resultado esperado:

- Bit 1 → nível alto;
- Bit 0 → nível baixo;
- Não ocorrem transições intermediárias dentro do período do bit;
- O sinal permanece constante durante todo o intervalo correspondente a cada bit.

A forma de onda observada deve apresentar alternância entre níveis altos e baixos nos oito primeiros bits, seguida por quatro períodos em nível alto e quatro períodos em nível baixo.

Ajuste do Trigger

Para facilitar a visualização:

- Configure o Trigger em borda de subida (Rising Edge);
- Defina o nível de disparo próximo de 1,5 V;
- Utilize modo Single ou Normal para capturar uma transmissão completa.

Essas capturas servem como evidência experimental da correta implementação das modulações digitais desenvolvidas em VHDL.

Resultado esperado

Pressione e solte o botão central BTNC para recomeçar o ciclo de transmissão a partir do estado inicial de repouso (nível lógico '0').

Acompanhe a modulação bit a bit que ocorre sequencialmente do MSB para o LSB:

- **Bit 15 ('0'):** mantém o nível inicial e o sinal na saída física permanece em nível baixo.
- **Bit 14 ('1'):** ocorre uma inversão de estado e o sinal vai para nível alto e o LED LD14 acende.
- **Bit 13 ('1'):** a inversão mantém-se e o nível continua alto e o LED LD13 acende.
- **Bit 12 ('0'):** inverte o estado anterior e o sinal vai para nível baixo e o LED LD12 fica apagado.